Execução de algoritmos utilizando o modelo a fluxo de dados dinâmico para hardware reconfigurável: acelerando software de identificação de objetos

• Processo: 06/05664-0
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de janeiro de 2007
• Data de Término da vigência: 31 de dezembro de 2007
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Jorge Luiz e Silva
• Beneficiário: Luiz Carlos Lucca
• Instituição Sede: Instituto de Ciências Matemáticas e de Computação (ICMC). Universidade de São Paulo (USP). São Carlos , SP, Brasil
• Assunto(s): Arquitetura reconfigurável Reconhecimento de padrões Fluxo de dados Java C++ (linguagem de programação) VHDL (linguagem de programação)
• Palavra(s)-Chave do Pesquisador: Ferramentas Eda | Linguagem Vhdl | Reconfiguracao Parcial | Reconhecimento De Padroes | Arquiteturas Reconfiguráveis

Resumo

Com o Modelo de Arquitetura a Fluxo de Dados associado ao conceito de arquiteturas com reconfiguração parcial pretende-se acelerar programas de aplicação escritos em C ou Java, em particular nas partes mais intensas de processamento, através da execução direta em hardware, aproveitando ao máximo o paralelismo considerado natural do modelo a Fluxo de dados e as características de instanciação do modelo de reconfiguração parcial. O projeto tem como objetivo a PROVA-DE-CONCEITOS (proof-of-concept) para diferentes partes do modelo proposto. Em particular, nesta solicitação, pretende-se VALIDAR-CONCEITOS para o protocolo "Tagged-Token"em ambiente reconfigurável EDK na plataforma Xilinx Spartan-3.