Rtrassoc - adaptavel superscalar reconfiguravel sistema em chip hw/sw codesign.

• Processo: 03/06913-6
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de outubro de 2003
• Data de Término da vigência: 30 de setembro de 2004
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Jorge Luiz e Silva
• Beneficiário: Joelmir José Lopes
• Instituição Sede: Faculdade de Informática. Fundação de Ensino Eurípides Soares da Rocha (FEESR). Marília , SP, Brasil
• Assunto(s): Computação reconfigurável
• Palavra(s)-Chave do Pesquisador: Computacao Reconfiguravel | Hardware Software Codesign | Run Time Reconfiguration | System On Chip | Virtex Xilinx

Resumo

Este trabalho descreve a proposta de desenvolvimento do RtrASSoc, um Sistema em Chip, Adaptável, Superscalar, e Reconfigurável, a ser implementado em uma FPGA Virtex da Xilinx. O RtrASSoc será utilizado em aplicações embarcadas que necessitem de maior capacidade, melhor desempenho, e reconfiguração dinâmica, a um custo não proibitivo, onde a aplicação é quem define todo a estrutura da plataforma RtrASSoc. O recurso de reconfiguração dinâmica a ser utilizado será o modelo run-time reconfiguration - Rtr, presente nas FPGAs Virtex da Xilinx. Um pré-compilador C irá extrair do programa de aplicação os elementos para compor a estrutura do RtrASSoc, e fixará os parâmetros de reconfiguração que serão utilizados durante a execução do programa de aplicação. Para isso será necessário todo o estudo e desenvolvimento de hardware/software codesign, necessários para fazer essa integração entre a aplicação e a plataforma de hardware. O sistema será testado em uma aplicação para reconhecimento de padrões. (AU)