Analise e melhoria de desempenho em mecanismos de memorias transacionais em software.

• Processo: 08/51222-5
• Modalidade de apoio: Bolsas no Brasil - Iniciação Científica
• Data de Início da vigência: 01 de julho de 2008
• Data de Término da vigência: 30 de setembro de 2009
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Sandro Rigo
• Beneficiário: Rodrigo Rafael Santos Costa Chiossi
• Instituição Sede: Instituto de Computação (IC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
• Assunto(s): Programação paralela Arquitetura e organização de computadores Memória transacional
• Palavra(s)-Chave do Pesquisador: Arquitetura De Computadores | Memoria Transacional | Programacao Paralela

Resumo

Até o início do século XXI, o desenvolvimento de processadores baseava-se no aumento do número de transistores contidos nos processadores, o que permitiu um aumento exponencial da capacidade dos computadores. A partir do início do século XXI, como novo modelo de produção, projetos de processadores com múltiplos núcleos e com menores freqüências de funcionamento começaram a ser desenvolvidos. Para aproveitar o melhor desempenho fornecido pelos múltiplos núcleos, uma mudança no foco de desenvolvimento de software de seqüencial para paralelo foi necessário. Consequentemente a pesquisa por soluções que forneçam uma melhor paralelização de software ganhou grande destaque. Uma alternativa à esta necessidade de paralelização denominada "Memória Transacional" tem ganhado grande destaque devido ao desempenho que se espera atingir e a facilidade que procura fornecer aos desenvolvedores de software para o desenvolvimento de softwares que exploram a paralelização fornecida pelos novos processadores. Esta área de pesquisa, por ser recente, ainda sofre com problemas como a falta de benchmarks para o teste dos sistemas desenvolvidos além do pouco conhecimento dos benchmarks existentes. O projeto de pesquisa consiste em estudar e testar alguns dos benchmarks existentes de forma a Identificar seus pontos críticos e prover melhor aproveitamento dos mesmos nas pesquisas em memória transacional. Além do estudo dos benchmarks, o projeto também objetiva identificar possíveis melhorias na implementação de um compilador desenvolvido em um projeto de mestrado que inclui nativamente o suporte à memória transacional. (AU)