| Processo: | 15/23297-4 |
| Modalidade de apoio: | Auxílio à Pesquisa - Regular |
| Data de Início da vigência: | 01 de março de 2016 |
| Data de Término da vigência: | 28 de fevereiro de 2018 |
| Área do conhecimento: | Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação |
| Pesquisador responsável: | Emerson Carlos Pedrino |
| Beneficiário: | Emerson Carlos Pedrino |
| Instituição Sede: | Centro de Ciências Exatas e de Tecnologia (CCET). Universidade Federal de São Carlos (UFSCAR). São Carlos , SP, Brasil |
| Município da Instituição Sede: | São Carlos |
| Assunto(s): | Computação reconfigurável Circuitos FPGA Programação genética Hardware MATLAB |
| Palavra(s)-Chave do Pesquisador: | FPGAs | Hardware Reconfigurável | Programação genética cartesiana | Hardware |
Resumo
Este projeto de pesquisa tem por objetivo o desenvolvimento de um sistema automático para geração de circuitos digitais, voltado a uma dada aplicação, a ser implementado em FPGA, baseado na técnica conhecida como Programação Genética Cartesiana (PGC). Considerando-se que o melhor desempenho para um dado algoritmo só é obtido quando este é implementado em hardware, tal abordagem pode ser útil como uma ferramenta complementar para disciplinas introdutórias de Sistemas Digitais em cursos de graduação da área, pesquisas na área de Arquitetura de Computadores, além de ser uma ferramenta relevante para projetistas de sistemas de hardware em geral. Inicialmente, o sistema evolutivo capaz de solucionar os problemas será desenvolvido e simulado no software MATLAB. Utilizando a técnica de Programação Genética Cartesiana, o programa gerará blocos lógicos primitivos, tais como portas AND, OR e NOT, além de Flip-Flops (fenótipos). A partir da configuração inicial gerada, o sistema realizará uma busca no espaço de possíveis composições de operadores lógicos primitivos, buscando encontrar um caminho entre as entradas e as saídas desejadas compondo, dessa maneira, o circuito correspondente à aplicação desejada pelo usuário. Tal programa será representado na forma de um grafo indexado, a ser codificado como uma sequência de números inteiros, que indicarão as ligações entre os blocos lógicos necessários, além das funções lógicas desempenhadas por estes. Posteriormente, a solução apresentada pelo sistema evolutivo será convertida de forma flexível e automática, em uma arquitetura de hardware parametrizável, por meio de uma Linguagem de Descrição de Hardware (VHDL ou Verilog), para implementação em FPGA (Field-Programmable Gate Array). Assim, é pretendido criar um sistema inteligente que irá gerar circuitos digitais de forma automática para serem implementados diretamente em FPGA. As aplicações para este tipo de sistema são diversas e, dentre elas, destacam-se: geração automática de filtros de imagens e sinais, de máquinas de estados, de arquitetura de computadores, sistemas para agricultura de precisão, só para citar algumas. (AU)
| Matéria(s) publicada(s) na Agência FAPESP sobre o auxílio: |
| Mais itensMenos itens |
| TITULO |
| Matéria(s) publicada(s) em Outras Mídias ( ): |
| Mais itensMenos itens |
| VEICULO: TITULO (DATA) |
| VEICULO: TITULO (DATA) |