Busca avançada
Ano de início
Entree

Sistema para geração automática de hardware em FPGAs por programação genética cartesiana

Processo: 15/23297-4
Modalidade de apoio:Auxílio à Pesquisa - Regular
Data de Início da vigência: 01 de março de 2016
Data de Término da vigência: 28 de fevereiro de 2018
Área do conhecimento:Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
Pesquisador responsável:Emerson Carlos Pedrino
Beneficiário:Emerson Carlos Pedrino
Instituição Sede: Centro de Ciências Exatas e de Tecnologia (CCET). Universidade Federal de São Carlos (UFSCAR). São Carlos , SP, Brasil
Assunto(s):Computação reconfigurável  Circuitos FPGA  Programação genética  Hardware  MATLAB 
Palavra(s)-Chave do Pesquisador:FPGAs | Hardware Reconfigurável | Programação genética cartesiana | Hardware

Resumo

Este projeto de pesquisa tem por objetivo o desenvolvimento de um sistema automático para geração de circuitos digitais, voltado a uma dada aplicação, a ser implementado em FPGA, baseado na técnica conhecida como Programação Genética Cartesiana (PGC). Considerando-se que o melhor desempenho para um dado algoritmo só é obtido quando este é implementado em hardware, tal abordagem pode ser útil como uma ferramenta complementar para disciplinas introdutórias de Sistemas Digitais em cursos de graduação da área, pesquisas na área de Arquitetura de Computadores, além de ser uma ferramenta relevante para projetistas de sistemas de hardware em geral. Inicialmente, o sistema evolutivo capaz de solucionar os problemas será desenvolvido e simulado no software MATLAB. Utilizando a técnica de Programação Genética Cartesiana, o programa gerará blocos lógicos primitivos, tais como portas AND, OR e NOT, além de Flip-Flops (fenótipos). A partir da configuração inicial gerada, o sistema realizará uma busca no espaço de possíveis composições de operadores lógicos primitivos, buscando encontrar um caminho entre as entradas e as saídas desejadas compondo, dessa maneira, o circuito correspondente à aplicação desejada pelo usuário. Tal programa será representado na forma de um grafo indexado, a ser codificado como uma sequência de números inteiros, que indicarão as ligações entre os blocos lógicos necessários, além das funções lógicas desempenhadas por estes. Posteriormente, a solução apresentada pelo sistema evolutivo será convertida de forma flexível e automática, em uma arquitetura de hardware parametrizável, por meio de uma Linguagem de Descrição de Hardware (VHDL ou Verilog), para implementação em FPGA (Field-Programmable Gate Array). Assim, é pretendido criar um sistema inteligente que irá gerar circuitos digitais de forma automática para serem implementados diretamente em FPGA. As aplicações para este tipo de sistema são diversas e, dentre elas, destacam-se: geração automática de filtros de imagens e sinais, de máquinas de estados, de arquitetura de computadores, sistemas para agricultura de precisão, só para citar algumas. (AU)

Matéria(s) publicada(s) na Agência FAPESP sobre o auxílio:
Mais itensMenos itens
Matéria(s) publicada(s) em Outras Mídias ( ):
Mais itensMenos itens
VEICULO: TITULO (DATA)
VEICULO: TITULO (DATA)

Publicações científicas (7)
(Referências obtidas automaticamente do Web of Science e do SciELO, por meio da informação sobre o financiamento pela FAPESP e o número do processo correspondente, incluída na publicação pelos autores)
PEDRINO, EMERSON CARLOS; YAMADA, THIAGO; LUNARDI, THIAGO REGINATO; DE MELO VIEIRA, JR., JOSE CARLOS. Islanding detection of distributed generation by using multi-gene genetic programming based classifier. APPLIED SOFT COMPUTING, v. 74, p. 206-215, . (15/23297-4, 17/26421-3)
PIHON, P. E.; PEDRINO, E. C.; RODA, V. O.; NICOLETTI, M. C.. A hardware oriented ad-hoc computer-based method for binary structuring element decomposition based on genetic algorithms. Integrated Computer-Aided Engineering, v. 23, n. 4, p. 369-383, . (15/23297-4)
PEDRINO, EMERSON CARLOS; GALLON, IGOR FELIPE; VALENTE, FREDY JOAO; FERNANDES, MARCIO MERINO; OGASHAWARA, OSMAR; RODA, VALENTIN OBAC. A Novel Methodology for Automated Generation of Flexible Hardware Architectures. PRZEGLAD ELEKTROTECHNICZNY, v. 94, n. 4, p. 17-21, . (17/17226-2, 15/23297-4, 14/26796-9)
PEDRINO, EMERSON CARLOS; DONIZETI PARIS, PAULO CESAR; DE LIMA, DENIS PEREIRA; RODA, VALENTIN OBAC. Software review: CGP-Library. Genetic Programming and Evolvable Machines, v. 18, n. 2, p. 3-pg., . (15/23297-4)
ALMEIDA, M. A.; PEDRINO, E. C.. Hybrid Evolvable Hardware for automatic generation of image filters. Integrated Computer-Aided Engineering, v. 25, n. 3, p. 289-303, . (15/23297-4)
CORDEIRO, NATAL HENRIQUE; BATISTA DOURADO, ANTONIO MIGUEL; QUIRINO, GUSTAVO DA SILVA; PEDRINO, EMERSON CARLOS; IEEE. A Data Fusion Architecture Proposal for Visually Impaired People. 2016 29TH SIBGRAPI CONFERENCE ON GRAPHICS, PATTERNS AND IMAGES (SIBGRAPI), v. N/A, p. 8-pg., . (15/23297-4)
ALMEIDA, M. A.; PEDRINO, E. C.; NICOLETTI, M. C.; IEEE. A Genetically Programmable Hybrid Virtual Reconfigurable Architecture for Image Filtering Applications. 2016 29TH SIBGRAPI CONFERENCE ON GRAPHICS, PATTERNS AND IMAGES (SIBGRAPI), v. N/A, p. 6-pg., . (15/23297-4)