Busca avançada
Ano de início
Entree

Implementação e integração do layout de topo do SAMPA ASIC, análise de IR Drop e eletromigração antes da produção final, teste e validação do ASIC SAMPA

Processo: 17/16605-0
Linha de fomento:Bolsas no Brasil - Programa Capacitação - Treinamento Técnico
Vigência (Início): 01 de setembro de 2017
Vigência (Término): 30 de junho de 2018
Área do conhecimento:Engenharias - Engenharia Elétrica - Circuitos Elétricos, Magnéticos e Eletrônicos
Pesquisador responsável:Wilhelmus Adrianus Maria van Noije
Beneficiário:Ronaldo Wilton da Silva
Instituição-sede: Escola Politécnica (EP). Universidade de São Paulo (USP). São Paulo , SP, Brasil
Vinculado ao auxílio:14/12664-3 - Desenvolvimento de instrumentação científica para o experimento ALICE do LHC-CERN, AP.ESP
Assunto(s):Circuitos integrados   Processamento digital de sinais   Microeletrônica

Resumo

O projeto será desenvolvido no Laboratório de Sistema Integráveis (LSI) da Engenharia Elétrica da Escola Politécnica da Universidade de São Paulo. Esta proposta corresponde à implementação do Layout de topo do SAMPA ASIC e a realização da submissão para fabricação em silício (tape-out) das diferentes versões (SAMPA V3, V4 e produção final). Também envolve a execução de análises de IR Drop (quedas de tensão) e eletromigração através de simulação do SAMPA ASIC antes da produção final de 80 mil chips. Adicionalmente, esta proposta também inclui a participação em teste experimental e validação do SAMPA ASIC como protótipo de aquisição de sinais e de processamento digital que possa ser usado na eletrônica de detecção dos sinais no cátodo do Time Projection Chamber do experimento ALICE. O protótipo do chip fabricado deve suportar polaridades negativas da tensão de entrada e leitura continua de dados, com 32 canais por chip, com menor consumo de potência comparado com a versão anterior do chip, e que possa operar em ambientes submetidos a radiação. Uma versão completa do SAMPA ASIC (V2) foi projetada, fabricada e foi caracterizada. Durante a caracterização do SAMPA V2 foram identificados problemas com alguns blocos. Isto requer do ajuste e/ou re-projeto de alguns blocos funcionais, e por sua vez, da caracterização e validação desses blocos funcionais após implementar as mudanças necessárias. Adicionalmente, estão sendo projetadas novas versões do ASIC SAMPA (V3 e V4) que serão enviadas para fabricação antes da produção final, e que precisarão da implementação e integração do layout de topo, preparação e execução do processo de submissão para a fabricação em silício, caracterização e validação antes da produção final dos 80 mil chips. (AU)