Implementação em FPGA de uma Framework para Análise de Confiabilidade de Circuitos Combinacionais Usando Inferência Bayesiana Aproximada

• Processo: 24/17434-8
• Modalidade de apoio: Bolsas no Brasil - Programa Capacitação - Treinamento Técnico
• Data de Início da vigência: 01 de novembro de 2024
• Data de Término da vigência: 31 de outubro de 2025
• Área de conhecimento: Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
• Pesquisador responsável: Alexandre Cláudio Botazzo Delbem
• Beneficiário: José Gustavo Victor Pinheiro Alencar
• Instituição Sede: Instituto de Ciências Matemáticas e de Computação (ICMC). Universidade de São Paulo (USP). São Carlos , SP, Brasil
• Vinculado ao auxílio: 13/07375-0 - CeMEAI - Centro de Ciências Matemáticas Aplicadas à Indústria, AP.CEPID
• Assunto(s): Inferência bayesiana Sistemas complexos
• Palavra(s)-Chave do Pesquisador: Análise de Confiabilidade de Circuitos | Circuitos Combinatórios | Field Programming Gate Arrays - FPGA | Hardware Test Bench | Inferência Bayesiana | Sistemas Complexos

Resumo

A proposta principal do trabalho consiste no desenvolvimento de uma estrutura para análise de confiabilidade de circuitos combinacionais utilizando Inferência Bayesiana Aproximada. Essa estrutura visa avaliar a confiabilidade de circuitos digitais, onde as saídas dependem diretamente das entradas atuais. A metodologia utiliza técnicas deinferência para estimar a probabilidade de funcionamento correto desses circuitos sob diferentes condições com implementação e testes em FPGA (Field Programming Gate Arrays).