Avaliação de desempenho de otimizações de código em aceleradores FPGA

Autor(es)

Gustavo Leite

• Tipo de documento: Dissertação de Mestrado
• Imprenta: São José do Rio Preto. 2019-10-11.
• Instituição: Universidade Estadual Paulista (Unesp). Instituto de Biociências Letras e Ciências Exatas. São José do Rio Preto
• Data de defesa: 2019-08-28
• Orientador: Alexandro José Baldassin

Resumo

Com o crescimento contínuo do consumo de energia em microprocessadores,cientistas e engenheiros da computação redirecionaram atenção a arquiteturas heterogêneas, onde dispositivos de classes diferentes são usados para acelerar a computação. Dentre eles, existem as FPGAs (Field-Programmable Gate Arrays) cujo hardware pode ser reconfigurado após sua fabricação. Esta classe de dispositivos demonstra desempenho comparável aos processadores convencionais enquanto consomem apenas uma fração de energia. O uso de FPGAs vem se proliferando nos últimos anos e a perspectiva é que o nível de adoção continue a crescer. No entanto, programar FPGAs e aprimorar os programas para obter maior desempenho continua uma tarefa não trivial. Este trabalho apresenta uma compilação das principais transformações de código para otimização de programas direcionados à FPGAs. Neste trabalho também é avaliado o desempenho de programas executando em FPGAs. Mais especificamente, um subconjunto das transformações de código são aplicadas em um kernel OpenCL e os tempos de execução são medidos em um dispositivo da Intel®. Os resultados mostram que, sem a aplicação das transformações, o desempenho dos dispositivos é abaixo do que é observado quando as transformações são de fato aplicadas. (AU)

• Processo FAPESP: 17/09065-9 - Escalonamento de threads e páginas em sistemas NUMA
• Beneficiário: Gustavo Leite
• Modalidade de apoio: Bolsas no Brasil - Mestrado