Analytical Compact Model for Transcapacitances of Junctionless Nanowire Transistors

Autor(es)

Pavanello, Marcelo A. ; Ribeiro, Thales A. ; Cerdeira, Antonio ; Avila-Herrera, Fernando ; IEEE

• Tipo de documento: Artigo Científico
• Fonte: 2021 IEEE LATIN AMERICA ELECTRON DEVICES CONFERENCE (LAEDC); v. N/A, p. 4-pg., 2021-01-01.

Resumo

This paper presents the proposal of a compact analytical model for the transcapacitances of long-channel triple gate junctionless nanowire transistors. The model is validated using comparisons against 3D TCAD simulations showing very good agreement, with continuous transitions between all regions of operation. (AU)

• Processo FAPESP: 19/15500-5 - Simulação atomística das propriedades elétricas de nanofios transistores MOS
• Beneficiário: Marcelo Antonio Pavanello
• Modalidade de apoio: Auxílio à Pesquisa - Regular
• Processo FAPESP: 16/10832-1 - Avaliação e modelagem do transporte de carga em transistores mos nanométricos para projeto de circuitos cmos
• Beneficiário: Thales Augusto Ribeiro
• Modalidade de apoio: Bolsas no Brasil - Doutorado