Busca avançada
Ano de início
Entree

Gerente Distribuído de Locks Apoiado por Hardware

Processo: 18/21761-3
Linha de fomento:Auxílio à Pesquisa - Regular
Vigência: 01 de março de 2019 - 28 de fevereiro de 2021
Área do conhecimento:Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação
Pesquisador responsável:Guido Costa Souza de Araújo
Beneficiário:Guido Costa Souza de Araújo
Instituição-sede: Instituto de Computação (IC). Universidade Estadual de Campinas (UNICAMP). Campinas , SP, Brasil
Pesq. associados:Luiz Eduardo Buzato
Assunto(s):Circuitos FPGA 

Resumo

A crescente demanda por serviços online levou a um aumento semprecedentes em tamanho e complexidade dos centros de processamento dedados. A implementação de serviços eficientes de coordenação tornou-seentão crucial para garantir consistência e alta disponibilidade para oimenso volume de dados armazenados em tais centros. Neste projetotratamos da gerência distribuída de locks, um serviço de coordenação,e propomos a aceleração em hardware de algoritmos distribuídos degerência de locks e de configurações como forma de fazer com que esteserviço central torne-se escalável. Em particular, solicitamosfinanciamento para a aquisição de um pequeno aglomerado de servidoresequipados com placas FPGA, interconectadas por uma rede de altavelocidade, de forma a sintetizar e avaliar o desempenho e aescalabilidade de serviços distribuídos de gerência de locks econfigurações propostos. No estágio atual do projeto, nós derivamos evalidamos uma versão mais simples do serviço em uma única placa FPGA,emulando a rede que conectaria múltiplas FPGAs em software. (AU)