| Processo: | 11/15319-7 |
| Modalidade de apoio: | Bolsas no Brasil - Mestrado |
| Data de Início da vigência: | 01 de março de 2012 |
| Data de Término da vigência: | 30 de junho de 2014 |
| Área de conhecimento: | Ciências Exatas e da Terra - Ciência da Computação - Sistemas de Computação |
| Pesquisador responsável: | Eduardo Marques |
| Beneficiário: | Erinaldo da Silva Pereira |
| Instituição Sede: | Instituto de Ciências Matemáticas e de Computação (ICMC). Universidade de São Paulo (USP). São Carlos , SP, Brasil |
| Bolsa(s) vinculada(s): | 13/09113-2 - Projeto de um processador open-source em Bluespec baseado no processador soft-core Nios II da Altera, BE.EP.MS |
| Assunto(s): | Sistemas embarcados Circuitos FPGA |
| Palavra(s)-Chave do Pesquisador: | Bluespec | Esl | Fpga | open-source | Processador soft-core | Sistemas Embarcados |
Resumo Este projeto de pesquisa propõe o desenvolvimento de um processador open-source baseado no processador Nios II da Altera. O processador a ser desenvolvido permitirá a customização de instruções, número de registradores, incluir componentes que possibilitem um estudo detalhado da memória cache, dentre outras características. Além disso, como o processador será baseado na arquitetura do Nios II, o mesmo será integrado ao ambiente Qsys da ferramenta Quartus II da Altera, sendo possível utilizar todo o conjunto de IP (Propriedade Intelectual) e ferramentas disponíveis pela Altera.Assim, este trabalho tem como propósito colaborar com o desenvolvimento de arquiteturas de hardware com uma unidade de processamento configurável, customizavél, possibilitando utilizar um legado de ferramentas pré-concebidas e pré-testadas, estando tudo isso apoiado em metodologias recentes para acelerar o processo de desenvolvimento de hardware, baseadas em ESL (Electronic System Level). Para o desenvolvimento do processador será utilizada a Linguagem de Descrição de Hardware Bluespec, pois possibilita que o hardware descrito possa ser sintetizável em circuitos integrados do tipo FPGA (Field-Programmable Gate array). | |
| Matéria(s) publicada(s) na Agência FAPESP sobre a bolsa: | |
| Mais itensMenos itens | |
| TITULO | |
| Matéria(s) publicada(s) em Outras Mídias ( ): | |
| Mais itensMenos itens | |
| VEICULO: TITULO (DATA) | |
| VEICULO: TITULO (DATA) | |