| Texto completo | |
| Autor(es): |
Pedrino, Emerson Carlos
[1]
;
Gallon, Igor Felipe
[1]
;
Valente, Fredy Joao
[1]
;
Fernandes, Marcio Merino
[1]
;
Ogashawara, Osmar
[2]
;
Roda, Valentin Obac
[3]
Número total de Autores: 6
|
| Afiliação do(s) autor(es): | [1] UFSCar Univ Fed Sao Carlos, Dept Comp, Sao Carlos, SP - Brazil
[2] UFSCAR Univ Fed Sao Carlos, Dept Elect Engn, Sao Carlos, SP - Brazil
[3] UFRN Univ Fed Rio Grande do Norte, Dept Elect Engn, Natal, RN - Brazil
Número total de Afiliações: 3
|
| Tipo de documento: | Artigo Científico |
| Fonte: | PRZEGLAD ELEKTROTECHNICZNY; v. 94, n. 4, p. 17-21, 2018. |
| Citações Web of Science: | 0 |
| Resumo | |
The automated generation of hardware architectures is a powerful tool in the fully interconnected world. This work presents a new methodology based around Cartesian Genetic Programming for generating flexible hardware architectures. The solution is composed by an intelligent module developed in software which is responsible for the generation of the solution logic for the pretended architecture, and by a hardware module developed in Verilog-HDL, which converts the obtained solution logic into a hardware architecture in FPGA. Good results were reached and compared to other similar proposals found in the literature. (AU) | |
| Processo FAPESP: | 17/17226-2 - IoT - UFSCar - Internet das Coisas |
| Beneficiário: | Fredy Joao Valente |
| Modalidade de apoio: | Auxílio à Pesquisa - Regular |
| Processo FAPESP: | 15/23297-4 - Sistema para geração automática de hardware em FPGAs por programação genética cartesiana |
| Beneficiário: | Emerson Carlos Pedrino |
| Modalidade de apoio: | Auxílio à Pesquisa - Regular |
| Processo FAPESP: | 14/26796-9 - Sistema automático em FPGA para geração de circuitos lógicos utilizando programação genética cartesiana |
| Beneficiário: | Igor Felipe Gallon |
| Modalidade de apoio: | Bolsas no Brasil - Iniciação Científica |