Texto completo
| |
| Autor(es): |
Jorge Luis Gonzalez Reaño
Número total de Autores: 1
|
| Tipo de documento: | Tese de Doutorado |
| Imprenta: | Campinas, SP. |
| Instituição: | Universidade Estadual de Campinas (UNICAMP). Instituto de Computação |
| Data de defesa: | 2021-05-06 |
| Membros da banca: |
Rodolfo Jardim de Azevedo;
Fabiano Passuelo Hessel;
Paulo Sérgio Lopes de Souza;
Hugo Enrique Hernández Figueroa
|
| Orientador: | Lois Orosa Nogueira; Rodolfo Jardim de Azevedo |
| Resumo | |
A fotônica emerge com dispositivos promissores para o projeto de sistemas de computação de última geração. Desenvolvimentos recentes nas técnicas de fabricação de fotônica de silício (SiP) mostram que a fotônica pode fornecer armazenamento óptico de dados, interconexões de alta largura de banda, comutação de alta velocidade e baixo \emph{overhead} de energia-por-bit. O objetivo desta tese é explorar as novas oportunidades que a fotônica traz para a arquitetura de computadores: 1) avaliando as características e limitações de uma memória principal totalmente óptica, 2) propondo uma arquitetura óptica reconfigurável multi-GPU, e 3) propondo uma arquitetura de memória opticamente conectada para data centers desagregados. Como resultado, apresentamos três contribuições. Primeiramente, propomos e avaliamos um processador com um sistema de memória totalmente óptica construído com uma topologia em árvore de switches em cascata para acessar as células de memória. O objetivo principal é obter baixa latência de acesso à memória, semelhante às latências dos caches L1 e L2. Esta característica é baseada na escala de operação $ (AU) | |
| Processo FAPESP: | 14/01642-9 - OMPSoC: Modelagem de Sistemas Heterogêneos Comunicados por Redes Intrachip Ópticas |
| Beneficiário: | Jorge Luis Gonzalez Reano |
| Modalidade de apoio: | Bolsas no Brasil - Doutorado |